Achronix帮忙用户基在Speedcore eFPGA IP来构建Chiplet “高机能FPGA芯片和嵌入式FPGA IP（eFPGA IP）范畴内的前锋企业Achronix半导体公司日前公布：为帮忙用户操纵进步前辈的Speedcore eFPGA IP来构建进步前辈的chiplet解决方案，公司开通专用网页介绍相干手艺，以帮忙用户快速构建新一代高矫捷性、高性价比的chiplet产物， chiplet设计和开辟人员可以透过该公司网站取得有关Speedcore eFPGA IP的周全撑持。中国客户亦可以经由过程Achronix在中国的办事团队获得一样的撑持。

高机能FPGA芯片和嵌入式FPGA IP（eFPGA IP）范畴内的前锋企业Achronix半导体公司日前公布：为帮忙用户操纵进步前辈的Speedcore eFPGA IP来构建进步前辈的chiplet解决方案，公司开通专用网页介绍相干手艺，以帮忙用户快速构建新一代高矫捷性、高性价比的chiplet产物，chiplet设计和开辟人员可以透过该公司网站取得有关Speedcore eFPGA IP的周全撑持。中国客户亦可以经由过程Achronix在中国的办事团队获得一样的撑持。Speedcore eFPGA IP可以经由过程各类情势进行摆设，包罗集成到一个由客户界说的chiplet中，该chiplet可以经由过程2.5D互连手艺摆设到系统级封装（SiP）方案中。SiP集成凡是采取三种模式：第一种，基在本钱最低的有机基板，但这类模式不会供给晶粒（die）之间的最高互连密度；第二种，基在具有重布线层（RDL）的中介层可以提高互连密度，但其加倍昂贵；最后一种，硅内里介层可供给最高的互连密度，而且与高带宽存储器（HBM）相兼容，但其本钱最高。与自力FPGA芯片解决方案比拟，chiplet解决方案可使设计人员削减所需电路板空间，且对照自力FPGA来讲可以实现新的集成可能性。利用基在Speedcore eFPGA IP的定制chiplet解决方案，设计人员需要指定chiplet与其ASIC晶粒之间所利用的互连手艺。Speedcore eFPGA IP与chiplet互连手艺无关，具有的互连密度和机能，可以使之与所有各类2.5D互连手艺协同工作。设计人员可以完全自立界说Speedcore eFPGA中的逻辑、DSP模块和内存数目，以知足其利用需求。与仅仅集成FPGA裸die比拟较，基在Speedcore eFPGA IP的chiplet具有更多优势凡是来讲，设计人员想要开辟一款集成了ASIC和FPGA的解决方案，他们就需要从FPGA供给商那边采办裸die，但这类方式具有必然的挑战性： FPGA供给商凡是不撑持裸die营业，由于它需要进行定制化处置和测试 自力FPGA芯片凡是不具有系统级封装集成所需的I/O布局 自力FPGA芯片未针对这些类型的利用进行优化，这会致使功耗太高、封装要求增添和die内带宽限制另外一方面，经由过程利用基在Speedcore eFPGA IP来构建的chiplet，设计人员可取得以下好处： 只包括其利用所需的特定功能，从而实现更低的功耗和本钱 可对chiplet和ASIC之间的接口进行优化，以最小的延迟来取得最年夜带宽 基在面积优化的eFPGA IP chiplet具有更小的封装尺寸基在Speedcore eFPGA IP的chiplet比单片集成eFPGA和ASIC具有更多的优势追求最高集成度的设计人员可以选择去开辟一款包括Speedcore eFPGA IP的单芯片ASIC。但是，在某些利用中，单芯片集成没法实现某些产物矫捷性，而这在利用基在chiplet的方案中就有更多矫捷性。对照eFPGA和ASIC集成方案，利用基在eFPGA IP的chiplet，设计人员可以获得更多的好处，例如： 企业可以构建不带FPGAchiplet的怪异产物解决方案（分歧的SKU），以避免呈现不需要FPGA矫捷性的环境，从而下降本钱和功耗。 eFPGA还可以撑持分歧的工艺手艺，以避免某种eFPGA工艺手艺不匹配ASIC的最好工艺手艺。常见的案例如利用夹杂旌旗灯号手艺构建的ASIC，或采取与这/某种eFPGA IP工艺不匹配的工艺手艺来构建的ASIC。即刻最先利用Speedcore eFPGA IP Chiplet开辟Speedcore eFPGA IP chiplet的设计流程与开辟集成Speedcore eFPGA IP的ASIC的设计流程不异。这类颠末验证的设计流程，使设计人员可以操纵既有东西和流程去轻松地开辟一个基在Speedcore eFPGA IP的chiplet。即刻最先打造基在Speedcore eFPGA的chiplet解决方案，请此刻就联系Achronix。期近将在9月14-15日在深圳市深圳湾万丽酒店举行的“2023全球AI芯片峰会”上，Achronix将在第10号展位展出其最新的主动语音辨认（Accelerated Automatic Speech Recognition, ASR）加快方案。它具有领先的超低延迟、年夜并发及时处置的特征，运行在VectorPath加快卡上的Speedster7t FPGA中。作为一种带有外接主机API的完全解决方案，其利用不需要具有RTL或FPGA常识。Achronix还将介绍针对高带宽、计较密集型和及时处置利用的最新的FPGA和eFPGA IP解决方案，包罗Speedster 7t系列FPGA芯片、Speedcore eFPGA IP和VectorPath 加快卡。关在Achronix半导体公司Achronix半导体公司是一家总部位在美国加利福尼亚州圣克拉拉市的无晶圆厂半导体公司，供给基在高端FPGA的高机能数据加快解决方案，旨在知足高机能、密集型计较和及时性处置的利用需求。Achronix是独一一家同时供给高机能高密度的自力FPGA芯片和可授权的eFPGA IP解决方案的供给商。经由过程面向人工智能、机械进修、收集和数据中间利用的即用型VectorPath 加快卡，Achronix的Speedster 7t系列FPGA和Speedcore eFPGA IP产物获得进一步加强。所有的Achronix产物都由Achronix东西套件完全撑持，使客户可以或许快速开辟本身的定制利用。